ディジタル回路・FPGA・RTL

スポンサーリンク
ディジタル回路・FPGA・RTL

bit計算 2進数 小数点 マイナス マイナス時の小数点の扱い方など（固定小数点）

HDLを書いていて小数を扱う必要が出てきたとき、ざっくり見れるbitの対応表が欲しいと思ったので作ってみた。 2進数と10進数(16進数)の対応表 bit位置の対応表 (正数4bit . 小数4bit) 小数部が...
2023.02.05
ディジタル回路・FPGA・RTL
ディジタル回路・FPGA・RTL

Xilinx (AMD) Vivado + Visual Studio Code (VSCode)で開発環境構築 Verilog / VHDL / XDC ファイル読み込み設定 テキストエディタ変更

Xilinx Vivado 2020 と Visual Studio Code で開発環境を構築したので、再構築するとき用のメモとして残しておく。 この設定をしておくことで、Visual Studio Codeで Verilog HDL ...
2023.01.31
ディジタル回路・FPGA・RTL
スポンサーリンク
タイトルとURLをコピーしました